
在半导体工艺中,一旦更换了材料,就必须考虑工艺设备是否也需改变,设备变更后所生产的样品是否堪用、质量是否稳定符合原来IC设计的规格,因此在挑选新材料的开发时期以及确认材料变更后的生产验证,势必要进行一连串严格的材料分析….

芯片结构内部有问题,想要进行切片观察,方式好几种,该如何针对样品属性,选择正确分析手法呢?有传统Grinding;透过机械手法Polish至所需观察的Layer位置;透过Ion Beam进行切削;每一种分析手法有那些优势呢? 该如何选择呢…

在异质整合先进封装技术中,表面的机械特性与异质材料间界面的附着能力,将影响组件可靠性。如何藉由分析工具,确认异质整合组件材料中Underfill的流变特性,以及金属铜、介电材料等的材料附着能力与材料接合应力强度?…

当芯片采取BGA或CSP封装比例增加,锡球间距越小,在执行HAST时,非常容易产生 电化学迁移 ECM 现象,造成芯片于可靠度实验中发生电源短路异常。此现象时发生到底是样品工艺中哪一道步骤影响后续实验,还是实验环境端未控制好?…

若是像2.5D或3D IC等先进封装样品,封装形式属多芯片,Daisy Chain的设计,将跳脱以往单一芯片搭配一个测试板,而是多芯片搭配在一个测试板的形式,那么板阶可靠性试验后出现失效后,该如何找 先进封装焊点异常呢?

半导体大厂先进工艺大战如火如荼展开,重砸资本支出在各项先进工艺设备;若要在这场大战夺得先锋,关键在于产品良率(Yield)是否能快速提升,而先进工艺设备缺陷 ,如何影响良率与如何透过材料分析改善缺陷…