在高速信号传输产品中，信号完整性（SI）和电源完整性（PI）仿真测试是确保产品竞争力的关键。随着电子技术进步，特别是在AI高带宽应用中，阻抗不匹配、结构设计不良或Via排布不合理，易引发信号间干扰、串扰、失真及延迟，影响信号质量。随着指令周期和密度提高，高频切换与大电流会导致电压波动和噪声，进而影响电源完整性及系统性能。因此，SI和PI测试评估至关重要，可确保系统在高速运行下的稳定性。
iST 宜特能为你做什么
iST宜特信号完整性 (SI) 以及电源完整性 (PI) 的模拟服务，客户只要提供线路图与Gerber 相关档案，透过Ansys & Cadence 仿真软件，即可协助客户在产品开发阶段，执行前端设计评估；在试产前期，进行信号仿真，协助客户降低因设计缺陷所带来的成本风险。以下为iST宜特可提供的服务项目：
一、 信号完整性 (Signal Integrity，简称SI)
测试PCIe 5.0和6.0的传输性能，确保其符合预定的时序和讯号完整性要求，包含PCIe电器特性与协议测试
- S 参数测试：反射损耗（Return loss）/插入损耗（Insertion loss）/串扰（Crosstalk）
- TDR 时域反射测试
- Eye Diagram眼图分析
二、电源完整性 (Power Integrity)
- DC IR-drop 分析：分析 Power Net 压降，确保不超过允许范围，以避免系统异常。测试指针包括压降分布、电流密度、DCR 和功率损耗。
- AC PDN 分析：检查设备端阻抗，确保维持低 AC 阻抗。高阻抗可能导致 IC 运作异常和电源噪声，影响系统稳定性。
iST 宜特服务优势
范例分享
- DDR SDRAM设计：评估和优化 DDR 内存系统的信号与电源完整性。
- 收发器（Transceiver，Tx/Rx 接口）：针对高速数据传输界面的仿真和优化。
- 电路板阶电源分析：透过模拟，优化整个板级的电源设计，提升系统性能。
- DR SDRAM设计：评估和优化 DDR 内存系统的信号与电源完整性。
- 收发器（Transceiver，Tx/Rx 接口）：针对高速数据传输界面的仿真和优化。
- 电路板阶电源分析：透过模拟，优化整个板级的电源设计，提升系统性能。
芯片封装测试（Probe Card/Load Board）消费性电子及服务器相关产品