本月的小学堂，宜特将分享一个以晶圆级芯片尺寸封装(WLCSP)的组件，进行上板可靠性验证后，产生失效的案例。此案例对于以锡球为封装形式的IC，亦是相当常见的失效形式。

所谓的WLCSP晶圆级芯片尺寸封装，全名Wafer Level Chip Scale Packaging，是指，直接将整片晶圆级封装制程完后，再进行切割，切完后封装体的尺寸等于原来晶粒的大小，后续利用重分布层（RDL），可直接将I/O拉出数组锡球与PCB做连接。

也因随着轻薄短小的需求，WLCSP成为封装形式的主流，在WLCSP的封装体概念下衍生出Fan-in，Fan-out与Info等晶圆级封装体。然而，此类封装形式，在可靠性验证后，常见的失效模式，如锡球接口、吃锡不良，上板后应力匹配问题。

所以，当要确认WLCSP形式的组件，在可靠性验证后的失效点时，就更需要留意分析工具的时机点是否会有应力产生，免得反而破坏掉「命案现场」(原有的失效点)，导致更难确认失效真因。

以下这个案例，宜特提出三步骤，告诉你失效分析工具该如何选择？特别是什么时机点，命案现场才能够清除，快速让失效点(defect)无所遁形。轻易找到失效真因。