蚀刻机制
沉积机制
聚焦式离子束显微镜(Focus Ion Beam，简称FIB)电路修改，原理是利用镓离子撞击样品表面，搭配有机气体进行有效的选择性蚀刻(切断电路)、沉积导体或非导体(新接电路)。
iST 宜特能为你做什么
电路修改(FIB circuit)
藉由FIB，即可提供芯片设计者修改芯片电路，无需重复改光罩重下芯片，不仅可降低经费，更可加速芯片设计原型(Prototype)的验证与上市时间(Time-to-market)。
点针垫侦错 (CAD Probe Pad)
在芯片上做信号撷取点，藉由FIB将芯片设计者欲量测的信号点拉到芯片表面，并利用机械式探针(Mechanical Prober) 撷取芯片内部信号。
晶背电路修改
随着覆晶封装基材限制，与先进制程演持续进到5nm，金属绕线层增加以及更为复杂紧密的电路布局，从晶背(Silicon)进行将提升可行性与成功率。
iST 宜特服务优势
案例分享
- 可达3.5nm分辨率，可执行5nm工艺之线路修补。
- 最大可放置8吋晶圆。
- 支持 CAD Navigation 软件。
- 高准确度雷射导引Stage。
- 内建红外线显微镜可观察CMP层及绝缘硅层 。
- 金属联机材质有钨(阻值较低)及白金(速度较快)两种选择。
- 建置FEI DE/DX蚀刻气体，应用于高深宽比、紧密电路，良率表现更为优异。
| Model | Capability Process | Capability Note |
|---|---|---|
| Centrios | 5nm |
|
| V400ACE | 7/16/22nm |
|
| 986-IET | 40/65nm |
|
| V600CE | 90/110nm |
|
| V600 | ≧130nm |
|
- 在去封胶、打线或封装后，先回测再进行FIB
- 同一颗芯片上执行越多的修改内容，Fail风险会越高。
- FIB联机的阻值较原芯片联机要高，若有低电阻联机需求，请于委案时先注明。
- 提供GDS II以利定位(局部区域或层数即可)作业，有助良率提升。